PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-273933

(43) Date of publication of application: 08.11.1990

(51)Int.Cl.

H01L 21/336 H01L 29/784

(21)Application number : **01-094321**

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

15.04.1989


(72)Inventor: NISHIWAKI TORU

MAYUMI SHUICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To contrive to inhibit the effect, which exerts on transistor characteristics, of hot carriers by a method wherein a side wall insulating film is not captured by the hot carriers and a very thin polycrystalline silicon film under side walls is connected to gate electrode. CONSTITUTION: A gate electrode 3 is formed and thereafter, a very thin conductive film 5 and an insulating film 6 are formed on this electrode 3 and an anisotropic etching is performed continuously on the film 6 and the very thin film 5 to form sidewalls of a two-layer structure, wherein the film 5 is laid under the lower part of a side wall insulating film 7. Impurity ions (As+) 8 are implanted in a semiconductor substrate 1 using the side walls consisting of this two-layer structure as masks to form n+



strong impurity diffused layers 9 and a drain of a MOS transistor is formed. Accordingly, hot carriers are not captured by the film 7 and the film 5 under the lower parts of the side walls is connected to the electrode 3. Thereby, transistor characteristics, such as a threshold voltage fluctuation and the like, are never deteriorated under the long-time use of a device.

⑪特許出願公開

② 公開特許公報(A) 平2-273933

51 Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)11月8日

H 01 L 21/336 29/784

8422 - 5FH 01 L 29/78 8422 - 5 F

L 3 0 1

(全4頁)

審査請求 未請求 請求項の数 1

64発明の名称

半導体装置の製造方法

21)特 願 平1-94321

22)出 願 平1(1989)4月15日

@発 明 者

@発

西 脇 御

周

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地

明 願 ②出 人

老

真 弓 松下電子工業株式会社

大阪府門真市大字門真1006番地

松下電子工業株式会社内

個代 理 弁理士 星野 人 恒司

明

- 1. 発明の名称 半導体装置の製造方法
- 2. 特許請求の範囲

半導体基板上にゲート電極を形成しゲート酸化 膜はそのまま残す工程と、前記ゲート電極をマス クにして前記半導体基板上に不純物イオンを注入 する工程と、前記ゲート電板上およびゲート酸化 膜上に導電膜を被着する工程と、前記導電應上に 絶縁膜を被着する工程と、前記遺鸞膜と前記絶縁 膜をエッチングして前記ゲート電極の個壁に沿っ て前記導電膜および前記絶縁膜を残す工程と、前 記ゲート電極,前記導電膜および前記絶縁膜をマ スクにして不純物イオンを前記半導体基板上に注 入する工程を備えたことを特徴とする半導体装置 の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体装置の製造方法、とくに信頼 性の高い半導体素子の形成方法に関する。

(従来の技術)

近年、半導体素子の高集積化、微細化に伴い、 LDD (Lightly Doped Drain)構造を有したトラ ンジスタが広く使われている。電子がバンドギャ ップエネルギーを越え、シリコン(Si)格子と衝 突して電子一正孔対を発生し、これがゲート酸化 膜に捕獲されてトランジスタ特性を劣化させる現 象(ホットキャリア現象)がある。ホットキャリア は高い電界によって発生するので電源電圧を同一 に保つと微細化されたトランジスタほど問題が大 きいため、高い電界を撥和するため最も電界の高 いドレイン近傍に濃度の低い不純物領域を設ける LDD構造が必要となる。

第2回は従来のLDD構造を有する半導体装置 の製造工程の工程順断面を示すものである。第2 図において、1は半導体基板(p型Si)、2はゲ ート酸化膜、3はゲート電極、4は不純物イオン (P*)、6は溶い不純物拡散層(n-)、7はサイド ウォール絶縁膜、8は不純物イオン(As+)、9は 濃い不純物拡散層(n*)、10は層間絶縁膜、11は

アルミ配線である。

次に従来の製造方法の工程について説明する。 第2回(a)において、半導体携板(p型)1上にゲ ート酸化膜2を形成しさらにゲート電極3を形成 する。次に不輔物イオン(P*)4を例えば約10¹³ cm ~ 2 イオン注入法などを用いて注入し、薄い不純 物拡散層(n-)6を形成する。その後第2図(b)に 示すように全面に二酸化珪素膜7′を2500Å程度 被着させる。次に第2図(c)に示すように、異方 性ドライエッチングにより全面エッチングを行い サイドウォール絶縁膜7を形成する。次に第2図 (d)に示すように、不純物イオン(As*)8を約 10¹⁵ cm ⁻² イオン注入法により注入し、窒素雰囲気 中で熱処理を行い、濃い不純物拡散層(n*)9を 形成する。次に第2図(e)に示すように、層間絶 縁膜10を気相成長(CVD)法などにより5000 A程 度被着させ、その後周知の写真食刻法を用いてコ ンタクト窓を形成し、アルミ配線11を形成して完 成させる。

(発明が解決しようとする課題)

したものである。

(作用)

したがって、本発明の製造方法により形成された半導体装置は、サイドウォール絶縁膜にホットキャリアは捕獲されず、また、サイドウォール下部の導電膜はゲート電極に接続されているため、その下の二酸化珪素膜(ゲート酸化膜)に捕獲されたホットキャリアのトランジスタ特性に与える影響もなくなる。

(実施例)

第1回は本発明の一実施例における半導体装置の製造方法の工程断面を示すものである。第1回において、1は半導体基板(p型Si)、2はゲート酸化膜、3はゲート電極、4は不純物イオン(P・)、5は極く薄い多結晶シリコン、6は薄い不純物拡散層(n・)、7はサイドウォール絶縁膜、7′は二酸化珪素膜、8は不純物イオン(As・)、9は濃い不純物拡散層(n・)、10は層間絶縁膜、11はアルミ配線である。

次に上記実施例の製造方法の工程について説明

しかしながら、上記従来のLDD構造の製造方法は、ドレイン近傍で発生したホットキャリアは、サイドウォールを形成する絶縁膜中に捕獲され、デバイスを長時間使用のもとでは、関値電圧変動などのトランジスタ特性を劣化させるという信頼性の問題がある。

本発明はこのような従来の問題を解決するもの であり、信頼性の高い半導体装置の製造方法を提 供することを目的とするものである。

(課題を解決するための手段)

本発明は上記目的を達成するために、半導体装置の製造方法は、ゲート電標形成後このゲート電標上に模く滞い導電膜及び絶縁膜を形成して工程と、前記絶縁膜と極く薄い導電膜を連続して異方性エッチングを行い、サイドウォール絶縁を備え、この二層構造のサイドウォールを形成する工程を備え、この二層構造のサイドウォールをマスクにして半導体基板に対し、サイドウォールをマスクにして半導体基板に対し、MOSトランジスタのドレインを形成するように

する。第1図(a)に示すように、半導体基板(P型) 1上にゲート酸化膜2,ゲート電極3を形成し、 不純物イオン(P*)4を約10¹³cm-2イオン注入法 により注入する。次に第1図(b)に示すように、 極く滞い多結晶シリコン膜 5 (約500 Å)をCVD 法などにより被着させる。次に第1図(c)に示す ように、二酸化珪素膜7′を約2500ÅСVD法な どにより被着させる。次に第1図(d)に示すよう に、異方性ドライエッチングにより全面ドライエ ッチングを行いサイドウォール絶縁膜7を形成す る。さらに、不頼物イオン(As*)8を約1015 cm-2 イオン注入法により注入し、窒素雰囲気中で熱処 即をし纏い不断物拡散層(n*)9を形成する。次 に第1図(e)に示すように、層間絶縁膜10をCV D法により5000A程度被着させ、その後周知の写 真食刻法を用いてコンタクト窓の開孔、アルミ配 線11を形成い、半導体装置を完成させる。

なお、本実施例ではサイドウォール絶縁膜下部 の専能膜を多結晶シリコンの場合について説明し たが、シリサイド若しくは他の導電膜を用いても よい.

(発明の効果)

本発明は上記実施例から明らかなように、上記 実施例の製造方法で製造された半導体装置は、サイドウォール絶縁膜にホットキャリアの極くない。 お品シリコンはが一ト電極に発達をいるが、ためいでのゲート酸化度(二酸化珪素膜)に加穫されたのかが一ト酸化ウスタ特性に与える形で、カーンは、ゲートであり、では、ゲーランは、ゲーランは、ドレーランは、ゲーランは、大力のに対し、本文を観音を表現している。 10年で約10%変動するのに関連本文を 数年から10年で約10%変動は、大力によるものは数%となり、長時間使用時の上する効果を有する。

4. 図面の簡単な説明

第1図は本発明の一実施例における半導体装置の製造方法工程順断面図、第2図は従来の半導体装置の製造方法の工程順断面図である。


1 … 半導体基板、 2 … ゲート酸化膜、

3 … ゲート電模、 4 … 不純物イオン(P*)、 5 … 横く薄い多結晶シリコン 膜、 6 … 薄い不純物拡散層(n*)、 7 … サイドウォール絶縁膜、 7′ … 二酸化珪素膜、 8 … 不純物払散層(n*)、(As*)、9 … 濃い不純物拡散層(n*)、10 … 層間絶縁膜、 11 … アルミ配線。


特許出願人 松下電子工業株式会社

代理人 星野 恒 司 👸 (

第 | 図



第 1 図



第 2 図

